Khi mức độ nối dây PCB được cải thiện, giúp thiết kế PCB của bạn hiệu quả hơn

Bố cục PCB rất quan trọng trong toàn bộ thiết kế pcb. Làm thế nào để có được hệ thống dây điện nhanh chóng và hiệu quả cũng như làm cho hệ thống dây điện PCB của bạn trông cao cấp rất đáng để nghiên cứu và học hỏi. Chúng tôi đã sắp xếp ra 7 khía cạnh cần được chú ý trong cách bố trí PCB. Hãy cùng kiểm tra và điền vào chỗ trống nhé!

1. Xử lý mặt đất chung của mạch số và mạch analog

Ngày nay, nhiều PCB không còn là các mạch chức năng đơn lẻ (mạch kỹ thuật số hoặc mạch tương tự) mà bao gồm hỗn hợp các mạch kỹ thuật số và mạch tương tự. Vì vậy, cần phải xem xét đến sự can thiệp lẫn nhau giữa chúng khi đi dây, đặc biệt là nhiễu trên đường dây nối đất. Tần số của mạch kỹ thuật số cao và độ nhạy của mạch analog rất mạnh. Đối với các đường tín hiệu, các đường tín hiệu tần số cao phải càng xa các thiết bị mạch analog nhạy cảm càng tốt. Đối với đường dây mặt đất, toàn bộ PCB chỉ có một nút kết nối với thế giới bên ngoài, do đó, vấn đề điểm chung kỹ thuật số và analog phải được xử lý bên trong PCB. Tuy nhiên, mặt đất kỹ thuật số và mặt đất tương tự thực sự được tách biệt bên trong bảng mạch. Chúng không được kết nối với nhau mà chỉ ở giao diện nơi PCB kết nối với thế giới bên ngoài (chẳng hạn như phích cắm, v.v.). Mặt đất kỹ thuật số hơi ngắn so với mặt đất analog, xin lưu ý rằng chỉ có một điểm kết nối. Ngoài ra còn có nền tảng khác nhau trên PCB, được xác định bởi thiết kế hệ thống.

2. Đường tín hiệu được đặt trên lớp điện (mặt đất)

Khi đi dây các bo mạch in nhiều lớp, không còn nhiều đường chưa hoàn thiện trên lớp đường tín hiệu. Việc bổ sung thêm nhiều lớp sẽ gây lãng phí và tăng khối lượng công việc sản xuất, chi phí cũng sẽ tăng theo. Để giải quyết mâu thuẫn này, bạn có thể xem xét nối dây trên lớp điện (mặt đất). Lớp năng lượng cần được xem xét đầu tiên, tiếp theo là lớp mặt đất. Bởi vì tính toàn vẹn của đội hình được bảo tồn.

3. Xử lý chân nối trong dây dẫn diện tích lớn

Trong nối đất (điện) diện rộng, chân của các bộ phận thường dùng được nối với nó. Việc xử lý các chân nối cần được xem xét một cách toàn diện. Về hiệu suất điện, tốt hơn là các miếng đệm của chân linh kiện được kết nối hoàn toàn với bề mặt đồng, nhưng đối với Có một số mối nguy hiểm tiềm ẩn trong quá trình hàn cụm linh kiện như: ① Hàn cần có lò sưởi công suất lớn . ②Dễ gây ra các mối hàn ảo. Do đó, có tính đến hiệu suất điện và các yêu cầu của quy trình, một miếng hàn hình chữ thập được chế tạo, được gọi là tấm chắn nhiệt, thường được gọi là miếng đệm nhiệt (Thermal). Bằng cách này, có thể loại bỏ khả năng xảy ra các mối hàn ảo do tản nhiệt mặt cắt ngang quá mức trong quá trình hàn. Tình dục giảm đi rất nhiều. Cách xử lý chân lớp điện (mặt đất) của ván nhiều lớp là như nhau.

4. Vai trò của hệ thống mạng trong việc đi dây

Trong nhiều hệ thống CAD, việc đi dây được xác định dựa trên hệ thống mạng. Nếu lưới quá dày đặc, mặc dù số lượng kênh được tăng lên nhưng các bước lại quá nhỏ và lượng dữ liệu trong trường hình ảnh quá lớn. Điều này chắc chắn sẽ có yêu cầu cao hơn về không gian lưu trữ của thiết bị và nó cũng sẽ ảnh hưởng đến tốc độ tính toán của các sản phẩm điện tử máy tính. tác động lớn. Một số đường dẫn không hợp lệ, chẳng hạn như những đường dẫn bị chiếm giữ bởi các miếng đệm của các chân linh kiện hoặc bị chiếm giữ bởi các lỗ lắp và lỗ lắp. Lưới quá thưa và quá ít kênh sẽ ảnh hưởng lớn đến tốc độ định tuyến. Vì vậy cần phải có hệ thống lưới điện hợp lý để hỗ trợ đi dây. Khoảng cách giữa các chân của một thành phần tiêu chuẩn là {{0}}.1 inch (2,54mm), do đó, nền của hệ thống lưới thường được đặt thành 0.1 inch (2,54 mm) hoặc bội số nguyên nhỏ hơn {{10}}.1 inch, chẳng hạn như: 0.05 inch, 0,025 inch, 0,02 inch, v.v.

5. Xử lý dây nguồn, dây nối đất

Ngay cả khi hệ thống dây điện trong toàn bộ bo mạch PCB được hoàn thiện tốt, hiện tượng nhiễu do xem xét không đầy đủ nguồn điện và dây nối đất sẽ làm giảm hiệu suất của sản phẩm và đôi khi còn ảnh hưởng đến tỷ lệ thành công của sản phẩm. Vì vậy, việc nối dây nguồn và dây nối đất phải được thực hiện nghiêm túc để giảm thiểu nhiễu do dây nguồn và dây nối đất tạo ra nhằm đảm bảo chất lượng của sản phẩm. Mỗi kỹ sư tham gia thiết kế các sản phẩm điện tử đều hiểu nguyên nhân gây ra tiếng ồn giữa dây nối đất và dây nguồn. Bây giờ chúng tôi chỉ mô tả khả năng giảm tiếng ồn: cách phổ biến là thêm tiếng ồn giữa nguồn điện và dây nối đất. Tụ rễ sen. Mở rộng dây nguồn và dây nối đất càng nhiều càng tốt. Dây nối đất rộng hơn dây nguồn. Mối quan hệ của chúng là: dây nối đất > dây nguồn > dây tín hiệu. Thông thường chiều rộng dây tín hiệu là: 0.2~0.3mm và chiều rộng nhỏ có thể lên tới 0.05~0,07mm. , dây nguồn là 1,2 ~ 2,5 mm. Đối với PCB mạch kỹ thuật số, dây nối đất rộng có thể được sử dụng để tạo thành một vòng lặp, nghĩa là tạo thành mạng nối đất (mặt đất của mạch analog không thể được sử dụng theo cách này). Sử dụng diện tích lớn lớp đồng cho dây nối đất và những phần không sử dụng trên bảng in. Tất cả các vị trí đều được nối đất và dùng làm dây nối đất. Hoặc nó có thể được chế tạo thành một bảng mạch nhiều lớp, với dây nguồn và dây nối đất mỗi lớp chiếm một lớp.

6. Kiểm tra quy tắc thiết kế (DRC)

Sau khi thiết kế hệ thống dây điện hoàn thành, cần kiểm tra cẩn thận xem thiết kế hệ thống dây điện có tuân thủ các quy tắc do người thiết kế đặt ra hay không. Cũng cần phải xác nhận xem các quy tắc được đặt ra có đáp ứng được nhu cầu của quy trình sản xuất bảng in hay không. Kiểm tra chung bao gồm các khía cạnh sau: từng dòng, từng dòng. Liệu khoảng cách giữa các miếng đệm thành phần, các đường và các lỗ xuyên qua, các miếng đệm thành phần và các lỗ xuyên qua và các lỗ xuyên qua có hợp lý hay không và liệu nó có đáp ứng được yêu cầu sản xuất hay không. Dây nguồn và dây nối đất có chiều rộng phù hợp và dây nguồn và dây nối đất có được kết nối chặt chẽ không (trở kháng sóng thấp)? Có chỗ nào trong PCB mà dây nối đất có thể được mở rộng không? Các biện pháp đã được thực hiện đối với các đường tín hiệu chính, chẳng hạn như đường ngắn, đường bảo vệ, đường đầu vào và đường đầu ra được phân tách rõ ràng chưa? Các phần mạch analog và mạch kỹ thuật số có dây nối đất độc lập không? Việc đồ họa (chẳng hạn như biểu tượng, nhãn) được thêm vào PCB sau này có gây ra đoản mạch tín hiệu hay không. Sửa đổi một số hình dạng đường không đạt yêu cầu. Có dòng quy trình nào được thêm vào PCB không? Mặt nạ hàn có đáp ứng yêu cầu của quy trình sản xuất hay không, kích thước của mặt nạ hàn có phù hợp hay không và dấu ký tự có được nhấn trên miếng đệm thiết bị để tránh ảnh hưởng đến chất lượng của cụm điện hay không. Cạnh của khung bên ngoài của lớp tiếp đất nguồn điện trong bảng nhiều lớp có bị giảm đi không? Nếu lá đồng của lớp nối đất nguồn điện lộ ra bên ngoài bo mạch thì rất dễ gây đoản mạch.

7. Thiết kế thông qua

Via (via) là một trong những thành phần quan trọng của PCB nhiều lớp. Chi phí khoan thường chiếm từ 30% đến 40% giá thành sản xuất bo mạch PCB. Nói một cách đơn giản, mọi lỗ trên PCB đều có thể được gọi là via. Từ quan điểm chức năng, vias có thể được chia thành hai loại: một loại được sử dụng để kết nối điện giữa các lớp; cái còn lại được sử dụng để cố định hoặc định vị các thiết bị. Từ góc độ quá trình, vias thường được chia thành ba loại, đó là vias mù, vias bị chôn vùi và vias xuyên suốt.

Các lỗ mù nằm ở mặt trên và mặt dưới của bảng mạch in. Chúng có độ sâu nhất định và được dùng để kết nối các mạch bề mặt và các mạch bên trong bên dưới. Độ sâu của lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ). Vias chôn là nói đến các lỗ kết nối nằm ở lớp bên trong của bảng mạch in và không mở rộng ra bề mặt của bảng mạch. Hai loại lỗ trên đều nằm ở lớp bên trong của bảng mạch. Chúng được hoàn thiện bằng cách sử dụng quy trình tạo hình xuyên lỗ trước khi cán màng. Trong quá trình hình thành lỗ xuyên, một số lớp bên trong có thể bị chồng lên nhau. Loại thứ ba được gọi là lỗ xuyên, xuyên qua toàn bộ bảng mạch và có thể được sử dụng để thực hiện các kết nối bên trong hoặc làm lỗ định vị lắp cho các bộ phận. Bởi vì lỗ thông qua dễ thực hiện hơn về mặt công nghệ và có giá thành thấp hơn nên chúng được sử dụng trong hầu hết các bảng mạch in thay vì hai loại còn lại thông qua lỗ. Các lỗ xuyên qua sau đây được coi là xuyên qua lỗ trừ khi có quy định khác.

1. Từ quan điểm thiết kế, lỗ xuyên chủ yếu bao gồm hai phần, một phần là lỗ khoan ở giữa và phần còn lại là khu vực đệm xung quanh lỗ khoan. Kích thước của hai phần này quyết định kích thước của via. Rõ ràng, khi thiết kế PCB tốc độ cao, mật độ cao, các nhà thiết kế luôn hy vọng rằng vias phải càng nhỏ càng tốt để có thể để lại nhiều không gian nối dây hơn trên bo mạch. Ngoài ra, vias càng nhỏ thì điện dung ký sinh của chúng càng nhỏ. Nó càng nhỏ thì càng phù hợp với các mạch tốc độ cao. Tuy nhiên, việc giảm kích thước lỗ cũng làm tăng chi phí và kích thước của lỗ thông không thể giảm vô thời hạn. Nó bị hạn chế bởi việc khoan (khoan) và mạ điện (mạ) và các công nghệ xử lý khác: lỗ càng nhỏ thì càng khó khoan. Lỗ càng dài thì càng dễ lệch khỏi tâm; và khi độ sâu của lỗ vượt quá 6 lần đường kính của lỗ khoan thì không có gì đảm bảo rằng thành lỗ sẽ được mạ đồng đều. Ví dụ: độ dày hiện tại (thông qua độ sâu lỗ) của bảng mạch PCB 6-lớp thông thường là khoảng 50 Mil, do đó đường kính khoan mà nhà sản xuất PCB có thể cung cấp chỉ có thể đạt tới 8 Mil.

2. Điện dung ký sinh của lỗ xuyên Bản thân lỗ xuyên có điện dung ký sinh với mặt đất. Nếu biết rằng đường kính lỗ cách ly của lỗ xuyên qua trên lớp mặt đất là D2, đường kính của lỗ xuyên qua là D1 và độ dày của bảng PCB là T, Hằng số điện môi của đế bảng là ε thì kích thước điện dung ký sinh của lỗ xuyên xấp xỉ: C=1.41εTD1/(D2-D1) Tác động chính của điện dung ký sinh của lỗ xuyên lên mạch điện là làm kéo dài thời gian tăng của tín hiệu và giảm tốc độ của mạch. Ví dụ: đối với bảng mạch PCB có độ dày 50 Mil, nếu lỗ xuyên qua có đường kính trong là 10 Mil và đường kính miếng đệm là 2{{20} } Mil được sử dụng và khoảng cách giữa miếng đệm và diện tích đồng nối đất là 32 Mil, chúng ta có thể tính gần đúng lỗ xuyên qua công thức trên. Điện dung ký sinh xấp xỉ: C=1.41x4.4x{{31 }}.050x0.020/(0.032-0.020)=0.517pF. Sự thay đổi về thời gian tăng do phần điện dung này gây ra là: T10-90=2.2C (Z0/2)=2.2 x0.517x(55/2)=31.28ps. Có thể thấy từ các giá trị này rằng mặc dù tác động của việc làm chậm độ trễ tăng do điện dung ký sinh của một via đơn lẻ gây ra là không rõ ràng lắm, nhưng các nhà thiết kế vẫn nên xem xét cẩn thận nếu vias được sử dụng nhiều lần trong hệ thống dây điện để chuyển đổi giữa các lớp .

3. Độ tự cảm ký sinh của vias Tương tự, có điện dung ký sinh trong vias và độ tự cảm ký sinh. Trong thiết kế mạch kỹ thuật số tốc độ cao, tác hại do điện cảm ký sinh của vias gây ra thường lớn hơn tác động của điện dung ký sinh. Dòng điện cảm ký sinh của nó sẽ làm suy yếu sự đóng góp của tụ điện rẽ nhánh và làm suy yếu hiệu ứng lọc của toàn bộ hệ thống điện. Chúng ta có thể sử dụng công thức sau để tính toán độ tự cảm ký sinh gần đúng của a thông qua: L=5.08h [ln (4h/d) + 1] trong đó L đề cập đến độ tự cảm của via, h là chiều dài của via, và d là tâm Đường kính của lỗ khoan. Từ công thức có thể thấy rằng đường kính của lỗ xuyên ảnh hưởng nhỏ đến độ tự cảm, nhưng chiều dài của lỗ xuyên ảnh hưởng đến độ tự cảm. Vẫn sử dụng ví dụ trên, độ tự cảm của via có thể được tính như sau: L=5.08x0.050 [ln (4x0.050/0.010) + 1 ]=1.015nH. Nếu thời gian tăng của tín hiệu là 1ns thì trở kháng tương đương của nó là: XL=πL/T10-90=3.19Ω. Trở kháng như vậy không thể bỏ qua khi dòng điện tần số cao chạy qua nó. Cần đặc biệt chú ý đến việc tụ điện bypass cần đi qua hai vias khi kết nối lớp nguồn và lớp đất, do đó độ tự cảm ký sinh của vias sẽ tăng theo cấp số nhân.

4. Thiết kế lỗ xuyên trong PCB tốc độ cao Qua phân tích ở trên về đặc tính ký sinh của lỗ xuyên, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, các lỗ xuyên tưởng chừng đơn giản thường mang lại những tác động tiêu cực rất lớn cho thiết kế mạch. tác dụng. Để giảm bớt tác dụng phụ do tác dụng ký sinh của vias gây ra, hãy thử thực hiện những điều sau trong thiết kế:

1. Từ khía cạnh chi phí và chất lượng tín hiệu, hãy chọn kích thước lỗ thông qua hợp lý. Ví dụ: đối với thiết kế PCB mô-đun bộ nhớ lớp 6-10-, tốt hơn nên sử dụng vias 10/20Mil (khoan/đệm). Đối với một số bảng có mật độ cao, kích thước nhỏ, bạn cũng có thể thử sử dụng vias 8/18Mil. hố. Trong điều kiện kỹ thuật hiện nay, khó có thể sử dụng vias cỡ nhỏ hơn. Đối với dây nguồn hoặc dây nối đất, hãy cân nhắc sử dụng kích thước lớn hơn để giảm trở kháng.

2. Từ hai công thức đã thảo luận ở trên, có thể kết luận rằng việc sử dụng bảng PCB mỏng hơn sẽ có lợi trong việc giảm hai thông số ký sinh của vias.

3. Cố gắng không thay đổi các lớp dấu vết tín hiệu trên bo mạch PCB, nghĩa là cố gắng không sử dụng các vias không cần thiết.

4. Các chân nguồn và nối đất nên được khoan gần đó. Dây dẫn giữa vias và chân càng ngắn thì càng tốt vì chúng sẽ làm tăng độ tự cảm. Đồng thời, dây nguồn và dây nối đất phải càng dày càng tốt để giảm trở kháng.

5. Đặt một số vias nối đất gần vias thay đổi lớp tín hiệu để tạo vòng kín cho tín hiệu. Bạn thậm chí có thể đặt một số lượng lớn các lỗ nối đất dự phòng trên bảng mạch PCB. Tất nhiên, bạn cũng cần phải linh hoạt trong thiết kế của mình. Mô hình via được thảo luận trước đó là trường hợp mỗi lớp có một phần đệm. Đôi khi, chúng ta có thể giảm bớt hoặc thậm chí loại bỏ các miếng đệm trên một số lớp. Đặc biệt khi mật độ lỗ xuyên rất cao có thể gây ra hiện tượng đứt rãnh cách ly mạch điện trong lớp đồng. Để giải quyết vấn đề này, ngoài việc di chuyển vị trí của vias, chúng ta cũng có thể cân nhắc việc đặt vias vào lớp đồng. Kích thước pad giảm.