Phân tích thời gian trong thiết kế PCB tốc độ cao

Đối với các kỹ sư thiết kế hệ thống kỹ thuật số, phân tích thời gian là một phần quan trọng của thiết kế PCB - tốc độ cao. Đặc biệt với sự xuất hiện của bus 100M, sau khi tốc độ biên tín hiệu đạt đến pico giây, hiệu suất của hệ thống phụ thuộc nhiều hơn vào thiết kế đầu - phía trước, đòi hỏi phân tích và tính toán thời gian chính xác khi bắt đầu thiết kế. Phân tích thời gian và tính toàn vẹn của tín hiệu không thể tách rời và chất lượng tín hiệu tốt là chìa khóa để đảm bảo mối quan hệ thời gian. Các vấn đề về chất lượng tín hiệu do phản xạ, xuyên âm và các hiện tượng khác có khả năng gây ra sự thay đổi và rối loạn về thời gian, và chúng ta phải xem xét hai vấn đề này cùng nhau khi thiết kế.

Điểm bắt đầu của phân tích thời gian là xác định sơ đồ thiết kế theo mối quan hệ thời gian thiết lập hoặc giữ tín hiệu. Phương pháp này chạy xuyên suốt toàn bộ quá trình thiết kế, bao gồm thiết kế vi mạch, thiết kế bo mạch và thiết kế hệ thống.

Thời gian - của chuyến bay - đề cập đến sự chênh lệch từ thời điểm khi tín hiệu được gửi đến thời điểm tín hiệu ổn định ở đầu nhận và được sử dụng để biểu thị độ trễ do dây và tải . Trong trường hợp tốc độ thấp có thể xác định bằng phương pháp gần đúng, nhưng trong thiết kế pcb tốc độ cao - thì phải xác định bằng phương pháp mô phỏng do các yếu tố như tải và đường truyền ảnh hưởng. Sau khi thời gian bay được xác định, việc tính toán thời gian có thể được thực hiện bằng cách sử dụng bảng hoặc phương pháp thủ công để kiểm tra xem tín hiệu có đáp ứng các yêu cầu của mẫu tín hiệu và lưu giữ hay không. Tương tự, đảo ngược quá trình này để có được các quy tắc về độ dài định tuyến.

Đặc điểm của chế độ xung nhịp chung là xung nhịp của các máy thu phát được cung cấp bởi nguồn xung nhịp chung. Nó có hai đặc điểm. Một là dữ liệu cần đạt được kết thúc nhận trong một chu kỳ, và thứ hai là sự khác biệt về đồng hồ có ảnh hưởng lớn đến thời gian.

Thông thường khi đồng hồ và dữ liệu được điều khiển bởi cùng một loại giao diện, việc tính toán thời gian chỉ cần xem xét độ lệch pha giữa chúng. Nếu không đúng như vậy, độ lệch pha (chẳng hạn như chiều dài dây dẫn) cần được điều chỉnh theo thời gian bay. Phương pháp theo nghĩa là định tuyến đồng hồ dữ liệu có độ dài bằng nhau sẽ trở nên không hiệu quả.

Trong thiết kế, các yếu tố khác như nhiễu chuyển mạch, nhiễu ký hiệu giữa - và các vòng lặp lý tưởng không - có ảnh hưởng đến pha tín hiệu. Do đó, một mặt, chúng ta nên bổ sung hợp lý các biên thiết kế trong thiết kế thời gian, mặt khác, chúng ta cần áp dụng các phương pháp thiết kế khác để giảm ảnh hưởng của nhiễu.